Preview

Доклады БГУИР

Расширенный поиск

Неразрушающее тестирование запоминающих устройств на базе двойных адресных последовательностей

https://doi.org/10.35596/1729-7648-2021-19-4-43-51

Полный текст:

Аннотация

Анализируется эффективность применения классических неразрушающих тестов для тестирования запоминающих устройств (ЗУ) и их основные недостатки, среди которых выделяют большую временную сложность и низкую диагностическую способность. Определяется понятие двойной адресной последовательности 2A и приводятся примеры их формирования на базе счетчиковых адресных последовательностей и последовательностей кода Грея. Синтезируется базовый элемент неразрушающих тестов с применением двойных адресных последовательностей и исследуются его обнаруживающая и диагностическая способности для различных неисправностей ЗУ. Приводятся два новых неразрушающих теста ЗУ March_2А_1 и March_2А_2, для которых оценивается их временная сложность и эффективность обнаружения неисправностей ЗУ. Показывается существенно меньшая временная сложность предложенных тестов и высокая диагностическая способность по сравнению с классическими неразрушающими тестами.

Об авторах

В. Н. Ярмолик
Белорусский государственный университет информатики и радиоэлектроники
Беларусь

Ярмолик Вячеслав Николаевич, д.т.н, профессор, профессор кафедры программного обеспечения информационных технологий

220013, Республика Беларусь, г. Минск, ул. П. Бровки, 6
тел. +375-29-769-96-77



И. Мрозек
Белостоцкий технический университет
Польша

доктор, адъюнкт

г. Белосток



В. А. Леванцевич
Белорусский государственный университет информатики и радиоэлектроники
Беларусь

магистр технических наук, старший преподаватель кафедры программного обеспечения информационных технологий

г. Минск



Д. В. Деменковец
Белорусский государственный университет информатики и радиоэлектроники
Беларусь

магистр технических наук, старший преподаватель кафедры программного обеспечения информационных технологий

г. Минск



Список литературы

1. Nicolaidis M. Theory of transparent BIST for RAMs. IEEE Transactions on Computers. 1996;45(10):1141-1156.

2. Ярмолик В.Н., Мурашко И.А., Куммерт А., Иванюк А.А. Неразрушающее тестирование запоминающих устройств. Минск: Бестпринт; 2005.

3. Ярмолик С.В., Занкович А.П., Иванюк А.А. Маршевые тесты для самотестирования ОЗУ. Минск: Бестпринт; 2009.

4. Goor A.J. Testing Semiconductor Memories: Theory and Practice. Chichester, UK: John Wiley & Sons; 1991.

5. Yarmolik V.N., Nicolaidis M., Kebichi O. Aliasing-Free Signature Analysis for RAM BIST. IEEE International Test Conference.1994:368-377.

6. Bushnell M.L., Agrawal V.D. Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. N.Y., USA: Kluwer Academic Publishers; 2000.

7. Goor A.J., Al-Ars Z. Functional Memory Faults: A Formal Notation and a Taxonomy. IEEE VLSI Test Symposium (VTS'00). 2000:281-289.

8. Hamdioui S., Wadsworth R., Reyes J.D., Goor A.J. Memory Fault Modeling Trends: A Case Study. Journal of Electronic Testing. 2004;20(3):245-255.

9. Иванюк А.А. Моделирование функциональных неисправностей цифровых устройств средствами языка VHDL. Информатика. 2007;1:30-39.

10. Mrozek I., Yarmolik V.N. Multiple Control Random Testing. Fundamenta Informaticae. 2019;144(1):23-43.


Для цитирования:


Ярмолик В.Н., Мрозек И., Леванцевич В.А., Деменковец Д.В. Неразрушающее тестирование запоминающих устройств на базе двойных адресных последовательностей. Доклады БГУИР. 2021;19(4):43-51. https://doi.org/10.35596/1729-7648-2021-19-4-43-51

For citation:


Yarmolik V.N., Mrozek I., Levantsevich V.A., Demenkovets D.V. Transparent memory testing based on dual address sequences. Doklady BGUIR. 2021;19(4):43-51. (In Russ.) https://doi.org/10.35596/1729-7648-2021-19-4-43-51

Просмотров: 57


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 1729-7648 (Print)
ISSN 2708-0382 (Online)