bsuirДоклады БГУИРDoklady BGUIR1729-76482708-0382БГУИР10.35596/1729-7648-2021-19-4-43-51bsuir-3107Research ArticleЭЛЕКТРОНИКА, РАДИОФИЗИКА, РАДИОТЕХНИКА, ИНФОРМАТИКАELECTRONICS, RADIOPHYSICS, RADIOENGINEERING, INFORMATICSНеразрушающее тестирование запоминающих устройств на базе двойных адресных последовательностейTransparent memory testing based on dual address sequencesЯрмоликВ. Н.YarmolikV. N.

Ярмолик Вячеслав Николаевич, д.т.н, профессор, профессор кафедры программного обеспечения информационных технологий

220013, Республика Беларусь, г. Минск, ул. П. Бровки, 6тел. +375-29-769-96-77

Yarmolik Vyacheslav Nikolaevich, D.Sc., Professor, Professor at the Department of Information Technology Software

220013, Republic of Belarus, Minsk, P. Brovka str., 6tel. +375-29-769-96-77

yarmolik10ru@yahoo.comМрозекИ.MrozekI.

доктор, адъюнкт

г. Белосток

Ireneusz Mrozek, D.Sc., Adjunct

Bialystok 

ЛеванцевичВ. А.LevantsevichV. A.

магистр технических наук, старший преподаватель кафедры программного обеспечения информационных технологий

г. Минск

Vladimir А. Levantsevich , M.Sc., Senior Lecture at the Department of Information Technology Software

Minsk

ДеменковецД. В.DemenkovetsD. V.

магистр технических наук, старший преподаватель кафедры программного обеспечения информационных технологий

г. Минск

Denis V. Demenkovets, M.Sc., Senior Lecture at the Department of Information Technology Software

Minsk

Белорусский государственный университет информатики и радиоэлектроникиBelarusian State University of Informatics and RadioelectronicsБелостоцкий технический университетBialystok University of Technology2021010720211944351Copyright © Ярмолик В.Н., Мрозек И., Леванцевич В.А., Деменковец Д.В., 20212021Ярмолик В.Н., Мрозек И., Леванцевич В.А., Деменковец Д.В.Yarmolik V.N., Mrozek I., Levantsevich V.A., Demenkovets D.V.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://doklady.bsuir.by/jour/article/view/3107

Анализируется эффективность применения классических неразрушающих тестов для тестирования запоминающих устройств (ЗУ) и их основные недостатки, среди которых выделяют большую временную сложность и низкую диагностическую способность. Определяется понятие двойной адресной последовательности 2A и приводятся примеры их формирования на базе счетчиковых адресных последовательностей и последовательностей кода Грея. Синтезируется базовый элемент неразрушающих тестов с применением двойных адресных последовательностей и исследуются его обнаруживающая и диагностическая способности для различных неисправностей ЗУ. Приводятся два новых неразрушающих теста ЗУ March_2А_1 и March_2А_2, для которых оценивается их временная сложность и эффективность обнаружения неисправностей ЗУ. Показывается существенно меньшая временная сложность предложенных тестов и высокая диагностическая способность по сравнению с классическими неразрушающими тестами.

An effectiveness of the application of classical non-destructive tests for testing storage devices and their main disadvantages, among which there are great time complexity and low diagnostic ability, are analysed. The concept of double address sequence 2A is defined and the examples of their formation based on counter address sequences and Gray code are provided. The basic element of non-destructive tests with the use of double address sequences is synthesized and its detecting and diagnostic abilities for different storage devices defects are explored. There are two new non-destructive tests of memory devices March_2A_1 and March_2A_2 and an estimation of their time complexity and efficiency of failure detection are given. A significantly lower time complexity of the proposed tests and their high diagnostic ability in comparison with classical non-destructive tests are shown.

тестирование вычислительных системзапоминающие устройствамаршевые тесты памятимногократное тестированиенеразрушающее тестированиеtesting of computing systemsstorage devicesmarch memory testsrepeated testingtransparent testingReferencesNicolaidis M. Theory of transparent BIST for RAMs. IEEE Transactions on Computers. 1996;45(10):1141-1156.Nicolaidis M. Theory of transparent BIST for RAMs. IEEE Transactions on Computers. 1996;45(10):1141-1156.Ярмолик В.Н., Мурашко И.А., Куммерт А., Иванюк А.А. Неразрушающее тестирование запоминающих устройств. Минск: Бестпринт; 2005.Yarmolik V.N., Murashko I.A., Kummert A., Ivaniuk A.A. [Transparent Memory Testing]. Minsk: Bestprint; 2005. (in Russ.)Ярмолик С.В., Занкович А.П., Иванюк А.А. Маршевые тесты для самотестирования ОЗУ. Минск: Бестпринт; 2009.Yarmolik V.N., Zankovich A.P., Ivaniuk A.A. [RAM Self-Test March Tests]. Minsk: Bestprint; 2009. (in Russ.)Goor A.J. Testing Semiconductor Memories: Theory and Practice. Chichester, UK: John Wiley & Sons; 1991.Goor A.J. Testing Semiconductor Memories: Theory and Practice. Chichester, UK: John Wiley & Sons; 1991.Yarmolik V.N., Nicolaidis M., Kebichi O. Aliasing-Free Signature Analysis for RAM BIST. IEEE International Test Conference.1994:368-377.Yarmolik V.N., Nicolaidis M., Kebichi O. Aliasing-Free Signature Analysis for RAM BIST. IEEE International Test Conference.1994:368-377.Bushnell M.L., Agrawal V.D. Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. N.Y., USA: Kluwer Academic Publishers; 2000.Bushnell M.L., Agrawal V.D. Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. N.Y., USA: Kluwer Academic Publishers; 2000.Goor A.J., Al-Ars Z. Functional Memory Faults: A Formal Notation and a Taxonomy. IEEE VLSI Test Symposium (VTS'00). 2000:281-289.Goor A.J., Al-Ars Z. Functional Memory Faults: A Formal Notation and a Taxonomy. IEEE VLSI Test Symposium (VTS'00). 2000:281-289.Hamdioui S., Wadsworth R., Reyes J.D., Goor A.J. Memory Fault Modeling Trends: A Case Study. Journal of Electronic Testing. 2004;20(3):245-255.Hamdioui S., Wadsworth R., Reyes J.D., Goor A.J. Memory Fault Modeling Trends: A Case Study. Journal of Electronic Testing. 2004;20(3):245-255.Иванюк А.А. Моделирование функциональных неисправностей цифровых устройств средствами языка VHDL. Информатика. 2007;1:30-39.Ivaniuk A.A. [Modeling functional faults of digital devices using VHDL]. Informatika = Informatics. 2007;1:30-39. (in Russ.).Mrozek I., Yarmolik V.N. Multiple Control Random Testing. Fundamenta Informaticae. 2019;144(1):23-43.Mrozek I., Yarmolik V.N. Multiple Control Random Testing. Fundamenta Informaticae. 2019;144(1):23-43.

The authors declare that there are no conflicts of interest present.