Проектирование BJT-JFET операционных усилителей на базовом матричном кристалле
https://doi.org/10.35596/1729-7648-2023-21-6-29-36
Аннотация
Рассмотрено применение расположенных на базовом матричном кристалле МН2ХА031 двухзатворных полевых транзисторов, управляемых p–n-переходом, для уменьшения входного тока операционных усилителей. Проанализированы типовые схемы операционных усилителей, содержащие: истоковые повторители, соединенные с входами операционного усилителя на комплементарных биполярных транзисторах; входной дифференциальный каскад на p-JFET с нагрузкой в виде «токового зеркала» на n–p–n-транзисторах; входной дифференциальный каскад в виде «перегнутого каскода» на p-JFET. Для максимального уменьшения входного тока рекомендовано применение следящей обратной связи, поддерживающей напряжение сток-исток входных JFET на малом уровне, не зависящем от входного синфазного напряжения, и соединение с входом операционного усилителя только верхнего затвора двухзатворного полевого транзистора. Приведены электрические схемы для элементов МН2ХА031 и результаты схемотехнического моделирования разработанных усилителей, названных OAmp10J, OAmp11.1, OAmp11.2. Учет при схемотехническом проектировании установленных особенностей входных каскадов и режимов работы активных элементов позволит создать операционный усилитель с требуемым сочетанием основных параметров.
Об авторах
А. В. КунцБеларусь
Кунц Алексей Вадимович, асп., мл. науч. сотр. лаборатории электронных методов и средств эксперимента
220013, г. Минск, ул. П. Бровки, 6
Tel.: +375 44 726-30-92
О. В. Дворников
Беларусь
д-р техн. наук, доц., гл. науч. сотр.
г. Минск
В. А. Чеховский
Беларусь
зав. лаб. «Электронные методы и средства эксперимента»
г. Минск
Список литературы
1. Быстродействующие широкополосные операционные усилители на базовом матричном кристалле / О. В. Дворников [и др.] // Известия вузов. Электроника. 2023. Т. 28, № 1. С. 96–111.
2. Close. A JFET Input Single Supply Operational Amplifier with Rail-to-Rail Output / Close, Santos // Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting. USA: Minneapolis, MN, 1993. Р. 149–152. Doi: 10.1109/BIPOL.1993.617487.
3. Snoeij, M. F. A 36 V JFET-Input Bipolar Operational Amplifier with 1 μV/°C Maximum Offset Drift and −126 dB Total Harmonic Distortion / M. F. Snoeij, M. V. Ivanov // IEEE International Solid-State Circuits Conference. USA: San Francisco, CA, 2011. Р. 248–250. Doi: 10.1109/ISSCC.2011.5746305.
4. Snoeij, M. F. A 36 V 48 MHz JFET-Input Bipolar Operational Amplifier with 150 µV Maximum Offset and Overload Supply Current Control / M. F. Snoeij // ESSCIRC 2018 – IEEE 44th European Solid State Circuits Conference (ESSCIRC). Germany: Dresden, 2018. Р. 290–293. Doi: 10.1109/ESSCIRC.2018.8494262.
5. Design of a High Input Impedance OPA with Bi-JFET Technology / Z. He [et al.] // IEEE 2nd International Conference on Electronics Technology (ICET). China: Chengdu, 2019. Р. 233–236. Doi: 10.1109/ELTECH.2019.8839538.
6. Галкин, Я. Д. Улучшенная модель двухзатворного JFET для аналоговых интегральных микросхем / Я. Д. Галкин, О. В. Дворников, В. А. Чеховский // Доклады БГУИР. 2022. Т. 20, № 3. С. 20–25. https://doi.org/10.35596/1729-7648-2022-20-3-20-25.
7. Grove, A. S. Physics and Technology of Semiconductor Devices / A. S. Grove. New York: Wiley, 1967. 388 p.
8. Достал, И. Операционные усилители / И. Достал. М.: Мир, 1982. 512 с.
9. Reducing Noises of High-Speed Bi-JFET Charge-Sensitive Amplifiers During Schematic Design / O. V. Dvornikov [et al.] // Materials Science and Engineering: IOP Conference Series, 2020. 8 p. Doi: 10.1088/1757-899X/862/2/022068.
Рецензия
Для цитирования:
Кунц А.В., Дворников О.В., Чеховский В.А. Проектирование BJT-JFET операционных усилителей на базовом матричном кристалле. Доклады БГУИР. 2023;21(6):29-36. https://doi.org/10.35596/1729-7648-2023-21-6-29-36
For citation:
Kunts A.V., Dvornikov O.V., Tchekhovski V.A. Design of BJT-JFET Operational Amplifiers on the Master Slice Array. Doklady BGUIR. 2023;21(6):29-36. (In Russ.) https://doi.org/10.35596/1729-7648-2023-21-6-29-36