bsuirДоклады БГУИРDoklady BGUIR1729-76482708-0382БГУИР10.35596/1729-7648-2023-21-6-29-36bsuir-3788Research ArticleЭЛЕКТРОНИКА, РАДИОФИЗИКА, РАДИОТЕХНИКА, ИНФОРМАТИКАELECTRONICS, RADIOPHYSICS, RADIOENGINEERING, INFORMATICSПроектирование BJT-JFET операционных усилителей на базовом матричном кристаллеDesign of BJT-JFET Operational Amplifiers on the Master Slice ArrayКунцА. В.KuntsA. V.

Кунц Алексей Вадимович, асп., мл. науч. сотр. лаборатории электронных методов и средств эксперимента

220013, г. Минск, ул. П. Бровки, 6

Tel.: +375 44 726-30-92

Kunts Aliaksei Vadimovich, Postgraduate; Junior Researcher at the Electronic Methods and Experiment Means Laboratory

220013, Minsk, P. Brovki St., 6

Tel.: +375 44 726-30-92

alexeykunts97@gmail.comДворниковО. В.DvornikovO. V.

д-р техн. наук, доц., гл. науч. сотр.

г. Минск

Oleg V. Dvornikov, Dr. of Sci. (Tech.), Associate Professor, Principal Researcher

Minsk

ЧеховскийВ. А.TchekhovskiV. A.

зав. лаб. «Электронные методы и средства эксперимента»

г. Минск

Vladimir A. Tchekhovski, Head of the Laboratory “Electronic Methods and Experiment Means”

Minsk

Белорусский государственный университет информатики и радиоэлектроники; Институт ядерных проблем Белорусского государственного университетаBelarusian State University of Informatics and Radioelectronics; Institute for Nuclear Problems of Belarusian State UniversityОАО «Минский научно-исследовательский приборостроительный институт»Open Joint Stock Company “Minsk Research Instrument-Making Institute”Институт ядерных проблем Белорусского государственного университетаInstitute for Nuclear Problems of Belarusian State University2023040120242162936Copyright © Кунц А.В., Дворников О.В., Чеховский В.А., 20242024Кунц А.В., Дворников О.В., Чеховский В.А.Kunts A.V., Dvornikov O.V., Tchekhovski V.A.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://doklady.bsuir.by/jour/article/view/3788

Рассмотрено применение расположенных на базовом матричном кристалле МН2ХА031 двухзатворных полевых транзисторов, управляемых p–n-переходом, для уменьшения входного тока операционных усилителей. Проанализированы типовые схемы операционных усилителей, содержащие: истоковые повторители, соединенные с входами операционного усилителя на комплементарных биполярных транзисторах; входной дифференциальный каскад на p-JFET с нагрузкой в виде «токового зеркала» на n–p–n-транзисторах; входной дифференциальный каскад в виде «перегнутого каскода» на p-JFET. Для максимального уменьшения входного тока рекомендовано применение следящей обратной связи, поддерживающей напряжение сток-исток входных JFET на малом уровне, не зависящем от входного синфазного напряжения, и соединение с входом операционного усилителя только верхнего затвора двухзатворного полевого транзистора. Приведены электрические схемы для элементов МН2ХА031 и результаты схемотехнического моделирования разработанных усилителей, названных OAmp10J, OAmp11.1, OAmp11.2. Учет при схемотехническом проектировании установленных особенностей входных каскадов и режимов работы активных элементов позволит создать операционный усилитель с требуемым сочетанием основных параметров.

The use of dual-gate field-effect transistors located on the base matrix crystal MH2XA031, controlled by a p–n junction needed to reduce the input current of operational amplifiers is studied. Typical circuits of operational amplifiers, containing: source repeaters connected to the inputs of the operational amplifier on complementary bipolar transistors; input differential stage on p-JFET with a “current mirror” load on n–p–n-transistors; input differential in the form of a “folded cascode” on a p-JFET are analyzed. To minimize the input current, it is re commended to use bootstrapped feedback to keep the drain-to-source voltage of the input JFETs low, independent of the input common-mode voltage, and to connect only the top gate of the dual-gate JFET to the op-amp input. The electrical circuits for MH2XA031 elements and the results of circuit simulation of the developed amplifiers, called OAmp10J, OAmp11.1, OAmp11.2, are presented. Accounting the established features of the input stages and operating modes of active elements in circuit design will allow to create an operational amplifier with the required combination of basic parameters.

операционный усилительполевые транзисторыp–n-переходыбазовый матричный кристаллдвухзатворные транзисторыoperational amplifierfield effect transistorsp–n junctionsbasic matrix crystaltwo-gate transistorsReferencesБыстродействующие широкополосные операционные усилители на базовом матричном кристалле / О. В. Дворников [и др.] // Известия вузов. Электроника. 2023. Т. 28, № 1. С. 96–111.Dvornikov O. V., Tchekhovcsi V. A., Prokopenko N. N., Galkin Ya. D., Kunts A. V., Chumakov V. E. (2023) A High-Speed Broadband Operational Amplifiers on a Master Slice Array. Proceedings of Universities. Electronics. 28 (1), 96–111 (in Russian).Close. A JFET Input Single Supply Operational Amplifier with Rail-to-Rail Output / Close, Santos // Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting. USA: Minneapolis, MN, 1993. Р. 149–152. Doi: 10.1109/BIPOL.1993.617487.Close, Santos (1993) A JFET Input Single Supply Operational Amplifier with Rail-to-Rail Output. Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting. USA, Minneapolis, MN. 149–152. Doi: 10.1109/BIPOL.1993.617487.Snoeij, M. F. A 36 V JFET-Input Bipolar Operational Amplifier with 1 μV/°C Maximum Offset Drift and −126 dB Total Harmonic Distortion / M. F. Snoeij, M. V. Ivanov // IEEE International Solid-State Circuits Conference. USA: San Francisco, CA, 2011. Р. 248–250. Doi: 10.1109/ISSCC.2011.5746305.Snoeij M. F., Ivanov M. V. (2011) A 36 V JFET-Input Bipolar Operational Amplifier with 1 μV/°C Maximum Offset Drift and −126 dB Total Harmonic Distortion. IEEE International Solid-State Circuits Conference. USA, San Francisco, CA. 248–250. Doi: 10.1109/ISSCC.2011.5746305.Snoeij, M. F. A 36 V 48 MHz JFET-Input Bipolar Operational Amplifier with 150 µV Maximum Offset and Overload Supply Current Control / M. F. Snoeij // ESSCIRC 2018 – IEEE 44th European Solid State Circuits Conference (ESSCIRC). Germany: Dresden, 2018. Р. 290–293. Doi: 10.1109/ESSCIRC.2018.8494262.Snoeij M. F. (2018) A 36 V 48 MHz JFET-Input Bipolar Operational Amplifier with 150 µV Maximum Offset and Overload Supply Current Control. ESSCIRC 2018 – IEEE 44th European Solid State Circuits Conference (ESSCIRC). Germany, Dresden. 290–293. Doi: 10.1109/ESSCIRC.2018.8494262.Design of a High Input Impedance OPA with Bi-JFET Technology / Z. He [et al.] // IEEE 2nd International Conference on Electronics Technology (ICET). China: Chengdu, 2019. Р. 233–236. Doi: 10.1109/ELTECH.2019.8839538.He Z., Wang C., Fan G., Zhou Y., Yang Y. (2019) Design of a High Input Impedance OPA with Bi-JFET Technology. IEEE 2nd International Conference on Electronics Technology (ICET). China, Chengdu. 233–236. Doi: 10.1109/ELTECH.2019.8839538.Галкин, Я. Д. Улучшенная модель двухзатворного JFET для аналоговых интегральных микросхем / Я. Д. Галкин, О. В. Дворников, В. А. Чеховский // Доклады БГУИР. 2022. Т. 20, № 3. С. 20–25. https://doi.org/10.35596/1729-7648-2022-20-3-20-25.Galkin Y. D., Dvornikov O. V., Tchekhovski V. A. (2022) Double Gate JFET Improved Model for Analog Integrated Circuits. Doklady BGUIR. 20 (3), 20–25. https://doi.org/10.35596/1729-7648-2022-20-3-20-25 (in Russian).Grove, A. S. Physics and Technology of Semiconductor Devices / A. S. Grove. New York: Wiley, 1967. 388 p.Grove A. S. (1967) Physics and Technology of Semiconductor Devices. New York, Wiley Publ. 388.Достал, И. Операционные усилители / И. Достал. М.: Мир, 1982. 512 с.Dostal I. (1982) Operational Amplifiers. Moscow, Mir Publ. 512 (in Russian).Reducing Noises of High-Speed Bi-JFET Charge-Sensitive Amplifiers During Schematic Design / O. V. Dvornikov [et al.] // Materials Science and Engineering: IOP Conference Series, 2020. 8 p. Doi: 10.1088/1757-899X/862/2/022068.Dvornikov O. V., Tchekhovski V. A., Prokopenko N. N., Pakhomov I. V. (2020) Reducing Noises of High-Speed Bi-JFET Charge-Sensitive Amplifiers During Schematic Design. Materials Science and Engineering, IOP Conference Series. 8. Doi: 10.1088/1757-899X/862/2/022068.

The authors declare that there are no conflicts of interest present.