ФИЗИЧЕСКАЯ КРИПТОГРАФИЯ И ЗАЩИТА ЦИФРОВЫХ УСТРОЙСТВ

В статье представлены основные научные результаты и достижения, полученные аспирантами, магистрантами и соискателями кафедры информатики БГУИР под научным руководством профессора А.А. Иванюка в период с 2014 по 2018 год. Приведены оригинальные схемотехнические решения в области синтеза цифровых физически неклонируемых функций. Впервые проблематика физически неклонируемых функций была опубликована в 2011 году в журнале «Информатика» профессором кафедры ПОИТ БГУИР д.т.н., профессором В.Н. Ярмоликом, являющимся известным отечественным ученым в области проектирования надежных цифровых устройств и систем. В данной статье приведены новые методы и алгоритмы неклонируемой идентификации и аутентификации цифровых устройств. Представлены результаты, полученные в области генерирования случайных числовых последовательностей. Кроме того, приведены результаты по методам реализации аппаратных водяных знаков и функциональной обфускации цифровых устройств.

физически неклонируемые функции, цифровые устройства, программируемые логические интегральные схемы, идентификация, аутентификация, случайные числовые последовательности, аппаратные водяные знаки, функциональная обфускация

1. Design and Implementation of High-Quality Physical Unclonable Functions for Hardware-Oriented Cryptography. Secure System Design and Trustable Computing / S.S. Zalivaka [et al.]. Switzerland: Springer, 2016. Ch. 2. P. 39-81.

2. Заливако С.С., Иванюк А.А. Использование физически неклонируемых функций для генерирования действительно случайных числовых последовательностей // Автоматика и вычислительная техника. 2013. № 3. С. 61-72.

3. Заливако С.С., Иванюк А.А. Схемная реализация комбинированной физически неклонируемой функции для генерирования действительно случайных числовых последовательностей // Докл. БГУИР. 2013. № 7 (77). С. 37-43.

4. Заливако С.С., Иванюк А.А., Клыбик В.П. Метод увеличение стабильности физически неклонируемой функции типа «арбитр» // Информатика. 2017. № 1 (53). С. 31-43.

5. Multi-valued arbiters for quality enhancement of PUF responses on FPGA implementation / S.S. Zalivaka [et al.] // Invited Paper at Special Session on Cyber-Physical Systems and Security, in Proc. 21st IEEE Asia and South Pacific Design Automation Conf. (ASP-DAC 2016). Macao, China, 26-28 January 2016. P. 533-538.

6. Zalivaka S.S., Ivaniuk A.A., Chang C.H. FPGA Implementation of Modeling Attack Resistant Arbiter PUF with Enhanced Reliability // Invited Paper at Special Session on IoT Security: Protocol, Implementation and Attacks, in Proc. 18st IEEE International Symposium on Quality Electronic Design (ISQED 2017). Santa Clara, CA, USA, 13-15 March 2017. P. 313-318.

7. Klybik V.P., Ivaniuk A.A. Use of arbiter physical unclonable function to solve identification problem of digital devices // Automatic Control and Computer Sciences. 2015. Vol. 49, № 3. P. 139-147.

8. Zalivaka S.S., Ivaniuk A.A., Chang Ch.-H. Reliable and Modeling Attack Resistant Authentication of Arbiter PUF in FPGA Implementation With Trinary Quadruple Response // IEEE Transactions on Information Forensics and Security. 2018. № 4 (14). P. 1109-1123.

9. Zalivaka S.S., Ivaniuk A.A., Chang C.H. Low-cost Fortification of Arbiter PUF Against Modeling Attack // Proc. of IEEE International Symposium on Circuits & Systems (ISCAS 2017). Baltimore, MD, USA, 28-31 May 2017. P. 1600-1603.

10. Заливако С.С., Иванюк А.А. Обзор методов активной идентификации цифровых устройств // Информатика. 2016. № 3 (51). С. 38-48.

11. Иванюк А.А. Особенности реализации симметричных путей ФНФ типа арбитр на ПЛИС // Матер. междунар. науч. конф. «Информационные технологии и системы 2018». Минск, 25 октября 2018 г. С. 156-157.

12. Клыбик В.П., Иванюк А.А. Перспективные возможности обеспечения безопасности инфраструктуры IoT // Матер. междунар. науч. конф. «Информационные технологии и системы 2018». Минск, 25 октября 2018 г. С. 162-163.

13. Пучков А.В., Иванюк А.А. Применение запоминающих устройств в качестве криптографических примитивов для интегральных схем программируемой логики // Материалы междунар. науч. конф. «Информационные технологии и системы 2016». Минск, 26 октября 2016 г. С. 210-211.

14. Сергейчик В.В., Иванюк А.А. Обзор методов реализации аппаратных водяных знаков в цифровых устройствах программируемой логики // Информатика. 2015. № 1 (45). С. 102-112.

15. Sergeichik V.V., Ivaniuk A.A. Implementation of opaque predicates for FPGA designs hardware obfuscation // J. of Information, Control and Management Systems. 2014. № 12 (2). P. 177-188.

16. Sergeichik V.V., Ivaniuk A.A. Digital Watermark and Fingerprint in Variable Rank Linear-Feedback Shift Register // Automatic Control and Computer Sciences. 2016. Vol. 50, № 2. P. 107-115.

17. Sergeichik V., Ivaniuk A. Hardware Primitives for FPGA Design Obfuscation // Proceedings of the Section of Young Researchers and Scientists (SYRAS) on the 10th International Conference on Digital Technologies 2014. Zilina, Slovakia, 9-11 July 2014. P. 39-44.

18. Сергейчик В.В., Иванюк А.А. Особенности обфускации VHDL-описаний и методы оценки ее сложности // Информатика. 2014. № 1 (41). С. 116-125.

19. Design and Implementation of High-Quality Physical Unclonable Functions for Hardware-Oriented Cryptography. Secure System Design and Trustable Computing / S.S. Zalivaka [et al.]. Switzerland: Springer, 2016. Ch. 2. P. 39-81.

20. Zalivako S.S., Ivanjuk A.A. Ispol'zovanie fizicheski nekloniruemyh funkcij dlja generirovanija dejstvitel'no sluchajnyh chislovyh posledovatel'nostej // Avtomatika i vychislitel'naja tehnika. 2013. № 3. S. 61-72. (in Russ.)

21. Zalivako S.S., Ivanjuk A.A. Shemnaja realizacija kombinirovannoj fizicheski nekloniruemoj funkcii dlja generirovanija dejstvitel'no sluchajnyh chislovyh posledovatel'nostej // Dokl. BGUIR. 2013. № 7 (77). S. 37-43. (in Russ.)

22. Zalivako S.S., Ivanjuk A.A., Klybik V.P. Metod uvelichenie stabil'nosti fizicheski nekloniruemoj funkcii tipa «arbitr» // Informatika. 2017. № 1 (53). S. 31-43. (in Russ.)

23. Multi-valued arbiters for quality enhancement of PUF responses on FPGA implementation / S.S. Zalivaka [et al.] // Invited Paper at Special Session on Cyber-Physical Systems and Security, in Proc. 21st IEEE Asia and South Pacific Design Automation Conf. (ASP-DAC 2016). Macao, China, 26-28 January 2016. P. 533-538.

24. Zalivaka S.S., Ivaniuk A.A., Chang C.H. FPGA Implementation of Modeling Attack Resistant Arbiter PUF with Enhanced Reliability // Invited Paper at Special Session on IoT Security: Protocol, Implementation and Attacks, in Proc. 18st IEEE International Symposium on Quality Electronic Design (ISQED 2017). Santa Clara, CA, USA, 13-15 March 2017. P. 313-318.

25. Klybik V.P., Ivaniuk A.A. Use of arbiter physical unclonable function to solve identification problem of digital devices // Automatic Control and Computer Sciences. 2015. Vol. 49, № 3. P. 139-147.

26. Zalivaka S.S., Ivaniuk A.A., Chang Ch.-H. Reliable and Modeling Attack Resistant Authentication of Arbiter PUF in FPGA Implementation With Trinary Quadruple Response // IEEE Transactions on Information Forensics and Security. 2018. № 4 (14). P. 1109-1123.

27. Zalivaka S.S., Ivaniuk A.A., Chang C.H. Low-cost Fortification of Arbiter PUF Against Modeling Attack // Proc. of IEEE International Symposium on Circuits & Systems (ISCAS 2017). Baltimore, MD, USA, 28-31 May 2017. P. 1600-1603.

28. Zalivako S.S., Ivanjuk A.A. Obzor metodov aktivnoj identifikacii cifrovyh ustrojstv // Informatika. 2016. № 3 (51). S. 38-48. (in Russ.)

29. Ivanjuk A.A. Osobennosti realizacii simmetrichnyh putej FNF tipa arbitr na PLIS // Mater. mezhdunar. nauch. konf. «Informacionnye tehnologii i sistemy 2018». Minsk, 25 oktjabrja 2018 g. S. 156-157. (in Russ.)

30. Klybik V.P., Ivanjuk A.A. Perspektivnye vozmozhnosti obespechenija bezopasnosti infrastruktury IoT // Mater. mezhdunar. nauch. konf. «Informacionnye tehnologii i sistemy 2018». Minsk, 25 oktjabrja 2018 g. S. 162-163. (in Russ.)

31. Puchkov A.V., Ivanjuk A.A. Primenenie zapominajushhih ustrojstv v kachestve kriptograficheskih primitivov dlja integral'nyh shem programmiruemoj logiki // Materialy mezhdunar. nauch. konf. «Informacionnye tehnologii i sistemy 2016». Minsk, 26 oktjabrja 2016 g. S. 210-211. (in Russ.)

32. Sergejchik V.V., Ivanjuk A.A. Obzor metodov realizacii apparatnyh vodjanyh znakov v cifrovyh ustrojstvah programmiruemoj logiki // Informatika. 2015. № 1 (45). S. 102-112. (in Russ.)

33. Sergeichik V.V., Ivaniuk A.A. Implementation of opaque predicates for FPGA designs hardware obfuscation // J. of Information, Control and Management Systems. 2014. № 12 (2). P. 177-188.

34. Sergeichik V.V., Ivaniuk A.A. Digital Watermark and Fingerprint in Variable Rank Linear-Feedback Shift Register // Automatic Control and Computer Sciences. 2016. Vol. 50, № 2. P. 107-115.

35. Sergeichik V., Ivaniuk A. Hardware Primitives for FPGA Design Obfuscation // Proceedings of the Section of Young Researchers and Scientists (SYRAS) on the 10th International Conference on Digital Technologies 2014. Zilina, Slovakia, 9-11 July 2014. P. 39-44.

36. Sergejchik V.V., Ivanjuk A.A. Osobennosti obfuskacii VHDL-opisanij i metody ocenki ee slozhnosti // Informatika. 2014. № 1 (41). S. 116-125. (in Russ.)