Рассмотрена проблема повышения быстродействия алгоритмов шифрования при их аппаратной реализации с использованием параллельной обработки фрагментов алгоритмов. Приводятся результаты анализа и моделирования аппаратной реализации трех алгоритмов шифрования с различной степенью параллелизма, получены оценки эффективности распараллеливания операций алгоритмов.
The problem of increasing the speed of the encryption algorithms for their hardware implementation using parallel processing of algorithms fragments is considered. The results of analysis and simulation of hardware implementation of the three encryption algorithms with varying degrees of parallelism are given. The efficiency of parallelization algorithms operations is estimated.
The authors declare that there are no conflicts of interest present.