<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE article PUBLIC "-//NLM//DTD JATS (Z39.96) Journal Publishing DTD v1.3 20210610//EN" "JATS-journalpublishing1-3.dtd">
<article article-type="research-article" dtd-version="1.3" xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xml:lang="ru"><front><journal-meta><journal-id journal-id-type="publisher-id">bsuir</journal-id><journal-title-group><journal-title xml:lang="ru">Доклады БГУИР</journal-title><trans-title-group xml:lang="en"><trans-title>Doklady BGUIR</trans-title></trans-title-group></journal-title-group><issn pub-type="ppub">1729-7648</issn><issn pub-type="epub">2708-0382</issn><publisher><publisher-name>БГУИР</publisher-name></publisher></journal-meta><article-meta><article-id pub-id-type="doi">10.35596/1729-7648-2026-24-2-69-78</article-id><article-id custom-type="elpub" pub-id-type="custom">bsuir-4344</article-id><article-categories><subj-group subj-group-type="heading"><subject>Research Article</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="ru"><subject>Статьи</subject></subj-group></article-categories><title-group><article-title>Аппаратная реализация двухслойной нейронной сети на базе FPGA: анализ эффективности применения функций активации ReLU и LeakyReLU</article-title><trans-title-group xml:lang="en"><trans-title>Hardware Implementation of a Two-Layer Neural Network Based on FPGA: Analysis of the Efficiency of Using ReLU and LeakyReLU Activation Functions</trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Субботенко</surname><given-names>О. Р.</given-names></name><name name-style="western" xml:lang="en"><surname>Subbotenko</surname><given-names>O.</given-names></name></name-alternatives><bio xml:lang="ru"><p>студентка</p><p>Минск</p></bio><bio xml:lang="en"><p>Student</p><p>Minsk</p></bio><xref ref-type="aff" rid="aff-1"/></contrib><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Вашкевич</surname><given-names>М. И.</given-names></name><name name-style="western" xml:lang="en"><surname>Vashkevich</surname><given-names>M.</given-names></name></name-alternatives><bio xml:lang="ru"><p>Вашкевич Максим Иосифович, д-р техн. наук, проф. каф. встраиваемых вычислительных систем</p><p>220013, Минск, ул. П. Бровки, 6</p><p>Тел.: +375 17 293-84-20</p></bio><bio xml:lang="en"><p>Vashkevich Maxim, Dr. Sci. (Tech.), Professor at the Department of Embedded Computing System</p><p>220013, Minsk, P. Brovki St., 6</p><p>Tel.: +375 17 293-84-20</p></bio><email xlink:type="simple">vashkevich@bsuir.by</email><xref ref-type="aff" rid="aff-1"/></contrib></contrib-group><aff-alternatives id="aff-1"><aff xml:lang="ru"><institution>Белорусский государственный университет информатики и радиоэлектроники</institution></aff><aff xml:lang="en"><institution>Belarusian State University of Informatics and Radioelectronics</institution></aff></aff-alternatives><pub-date pub-type="collection"><year>2026</year></pub-date><pub-date pub-type="epub"><day>08</day><month>05</month><year>2026</year></pub-date><volume>24</volume><issue>2</issue><fpage>69</fpage><lpage>78</lpage><permissions><copyright-statement>Copyright &amp;#x00A9; Субботенко О.Р., Вашкевич М.И., 2026</copyright-statement><copyright-year>2026</copyright-year><copyright-holder xml:lang="ru">Субботенко О.Р., Вашкевич М.И.</copyright-holder><copyright-holder xml:lang="en">Subbotenko O., Vashkevich M.</copyright-holder><license xml:lang="ru" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>Данная работа распространяется под лицензией Creative Commons Attribution 4.0.</license-p></license><license xml:lang="en" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>This work is licensed under a Creative Commons Attribution 4.0 License.</license-p></license></permissions><self-uri xlink:href="https://doklady.bsuir.by/jour/article/view/4344">https://doklady.bsuir.by/jour/article/view/4344</self-uri><abstract><p>Исследованы методы эффективной аппаратной реализации нейронных сетей на программируемых логических интегральных схемах типа FPGA. В качестве ключевого аспекта рассматривается влияние выбора функций активации на характеристики разрабатываемого устройства. Предложен подход к использованию функций активации, допускающих эффективную аппаратную реализацию, в частности, обосновано применение LeakyReLU как компромисса между вычислительной простотой и точностью классификации. Для апробации подхода разработана архитектура двухслойной сети прямого распространения, выполнены оптимизация ее гиперпараметров и аппаратная реализация на плате PYNQ Z2. Проведен анализ влияния разрядности представления коэффициентов в формате с фиксированной запятой на точность распознавания базы данных MNIST и на аппаратные затраты. Экспериментально определена оптимальная разрядность дробной части (9 бит), обеспечивающая точность 95,27 % при экономном расходовании ресурсов программируемых логических интегральных схем. Дополнительно с использованием дивергенции Кульбака – Лейблера оценено искажение распределения весов при квантовании, на основе чего построена регрессионная модель для предсказания точности нейронной сети с квантованными коэффициентами.</p></abstract><trans-abstract xml:lang="en"><p>Methods for the efficient hardware implementation of neural networks on FPGA-type programm able logic integrated circuits are investigated. A key aspect is the influence of the choice of activation functions on the characteristics of the developed device. An approach to the use of activation functions that allow for efficient hardware implementation is proposed. In particular, the use of LeakyReLU as a compromise between computational simplicity and classification accuracy is justified. To test the approach, a two-layer feedforward network architecture was developed, its hyperparameters were optimized, and hardware implementation was carried out on a PYNQ Z2 board. An analysis of the impact of the bit depth of the coefficients in fixed-point format on the re cognition accuracy of the MNIST database and on hardware costs is conducted. The optimal bit depth of the fractional part (9 bits) was experimentally determined, ensuring an accuracy of 95.27 % while economically using the resources of programmable logic integrated circuits. Additionally, using the Kullback – Leibler divergence, the distortion of the weight distribution during quantization was estimated, on the basis of which a regression model was constructed to predict the accuracy of a neural network with quantized coefficients.</p></trans-abstract><kwd-group xml:lang="ru"><kwd>нейронная сеть</kwd><kwd>LeakyReLU</kwd><kwd>распознавание рукописных цифр</kwd><kwd>полносвязный слой</kwd><kwd>программируемая логическая интегральная схема</kwd><kwd>PYNQ</kwd><kwd>дивергенция Кульбака – Лейблера</kwd></kwd-group><kwd-group xml:lang="en"><kwd>neural network</kwd><kwd>LeakyReLU</kwd><kwd>handwritten digit recognition</kwd><kwd>fully connected layer</kwd><kwd>programmable logic integrated circuit</kwd><kwd>PYNQ</kwd><kwd>Kullback – Leibler divergence</kwd></kwd-group></article-meta></front><back><ref-list><title>References</title><ref id="cit1"><label>1</label><citation-alternatives><mixed-citation xml:lang="ru">Ahmad, M. FPGA Implementation of Complex-Valued Neural Network for Polar-Represented Image Classification / М. Ahmad, L. Zhang, M. E. H. Chowdhury // Sensors. 2024. Vol. 24, No 3.</mixed-citation><mixed-citation xml:lang="en">Ahmad M., Zhang L., Chowdhury M. E. H. (2024) FPGA implementation of Complex-Valued Neural Network for Polar-Represented Image Classification. Sensors. 24 (3).</mixed-citation></citation-alternatives></ref><ref id="cit2"><label>2</label><citation-alternatives><mixed-citation xml:lang="ru">Kwon, J. Design of a Low-Area Digit Recognition Accelerator Using MNIST Database / J. Kwon, S. Kim // JOIV: International Journal on Informatics Visualization. 2022. Vol. 6, No 1. P. 53–59.</mixed-citation><mixed-citation xml:lang="en">Kwon J., Kim S. (2022) Design of a Low-Area Digit Recognition Accelerator Using MNIST Database. JOIV: International Journal on Informatics Visualization. 6 (1), 53–59.</mixed-citation></citation-alternatives></ref><ref id="cit3"><label>3</label><citation-alternatives><mixed-citation xml:lang="ru">FPGA Acceleration on a Multilayer Perceptron Neural Network for Digit Recognition / I. Westby [et al.] // The Journal of Supercomputing. 2021. Vol. 77, No 12. P. 14356–14373. https://doi.org/10.1007/s11227-02103849-7.</mixed-citation><mixed-citation xml:lang="en">Westby I., Yang X., Liu T., Xu H. (2021) FPGA Acceleration on a Multilayer Perceptron Neural Network for Digit Recognition. The Journal of Supercomputing. 77 (12), 14356–14373. https://doi.org/10.1007/s11227-021-03849-7.</mixed-citation></citation-alternatives></ref><ref id="cit4"><label>4</label><citation-alternatives><mixed-citation xml:lang="ru">Кривальцевич, Е. А. Исследование аппаратной реализации нейронной сети прямого распространения для распознавания рукописных цифр на базе FPGA / Е. А. Кривальцевич, М. И. Вашкевич // Доклады БГУИР. 2025. Т. 23, № 2. С. 101–108. http://dx.doi.org/10.35596/1729-7648-2025-23-2-101-108.</mixed-citation><mixed-citation xml:lang="en">Krivalсevich E. A., Vashkevich M. I. (2025) Investigation of Hardware Implementation of a Feedforward Neural Network for Handwritten Digit Recognition Based on FPGA. Doklady BGUIR. 23 (2), 101–108. http://dx.doi.org/10.35596/1729-7648-2025-23-2-101-108 (in Russian).</mixed-citation></citation-alternatives></ref><ref id="cit5"><label>5</label><citation-alternatives><mixed-citation xml:lang="ru">Субботенко, О. Р. FPGA реализация двухслойной нейронной сети прямого распространения для распознавания изображений / О. Р. Субботенко, М. И. Вашкевич // Информационные технологии и системы 2025 (ИТС 2025): материалы Междунар. науч. конф., Минск, 19 нояб. 2025. Минск: Белор. гос. ун-т информ. и радиоэлек., 2025. С. 153–154.</mixed-citation><mixed-citation xml:lang="en">Subbotenko O. R., Vashkevich M. I. (2025) FPGA Implementation of a Two-Layer Direct Propagation Neural Network for Image Recognition. Information Technologies and Systems 2025 (ITS 2025): Proceedings of the Int. Conf., Minsk, Nov. 19. Minsk, Belarusian State University of Informatics and Radioelectronics. 153–154 (in Russian).</mixed-citation></citation-alternatives></ref><ref id="cit6"><label>6</label><citation-alternatives><mixed-citation xml:lang="ru">Maas, A. L. Rectifier Nonlinearities Improve Neural Network Acoustic Models / A. L. Maas, A. Y. Hannun, A. Y. Ng // Proceedings of the 30th International Conference on Machine Learning (ICML), 2013. P. 1–6.</mixed-citation><mixed-citation xml:lang="en">Maas A. L., Hannun A. Y., Ng A. Y. (2013) Rectifier Nonlinearities Improve Neural Network Acoustic Models. Proceedings of the 30th International Conference on Machine Learning (ICML). 1–6.</mixed-citation></citation-alternatives></ref><ref id="cit7"><label>7</label><citation-alternatives><mixed-citation xml:lang="ru">Субботенко, О. Р. Разработка аппаратного модуля вычисления функции argmax на базе FPGA / О. Р. Субботенко // Компьютерные системы и сети: материалы 61-й науч. конф. аспир., магистрантов и студ., Минск, 22–26 апр. 2025 г. Минск: Белор. гос. ун-т информ. и радиоэлек., 2025. C. 584–585.</mixed-citation><mixed-citation xml:lang="en">Subbotenko O. R. (2025) Development of a Hardware Module for Calculating the Argmax Function Based on FPGA. Faculty of Computer Systems and Networks: Proceedings of the 61st Scientific Conference of Graduate Students, Undergraduates and Students, Minsk, Apr. 22–26. Minsk, Belarusian State University of Informatics and Radioelectronics. 584–585.</mixed-citation></citation-alternatives></ref></ref-list><fn-group><fn fn-type="conflict"><p>The authors declare that there are no conflicts of interest present.</p></fn></fn-group></back></article>
